-
人力资源
猎聘
社会招聘
-
TD 器件研发分部经理
所在：上海自贸区厂区
岗位职责：
1.作为逻辑研发项目的项目执行人，加入公司技术路线图制定和新项目调研；
2.加入制定、执行流片计划，确定逻辑器件工艺和要害参数规格制定；
3.设计实验解决工艺异常问题，整合差别单位工艺� ？�，优化工艺流程；
4.加入器件结构的设计，相关器件特性参数的模拟、测试、剖析，优化器件性能；
5.加入建立表征器件相关参数的测试程序，剖析工艺波动对器件特性的影响；
6.给予team技术指导，提升设计团队技术能力；
岗位要求：
1.电子工程师、物理、盘算机科学或质料科学领域的硕士或博士学位， 半导体，电子，电机工程配景优先；
2.8年以上工艺技术开发、TCAD、SRAM/Testchip设计、开发、工艺或产品工程相关经验；3年以上逻辑器件开发经验；1年以上项目治理经验，在此期间展现良好的治理能力及完成相关项目；
3. 65/55/40/28nm经验及有SRAM bitcell设计维护优先；
4.扎实的半导体工艺、器件和IC制造知识；在半导体和逻辑器件结构、工艺技术、电学特性和量测有扎实的知识；
5.在半导体器件和工艺流程，testkey设计和结构，mask data审查和DRC审查，以及潜在问题识别息争决的技术拥有高级能力；在工程晶片DOE、手动电性丈量及参数剖析，工艺和产品失效剖析中拥有高级剖析技术；
6.熟悉FMEA（失效模式及效果剖析）、DOE、SPC和TDP（技术开发程序）；熟悉芯片失效剖析、良率提升等事情中所需接纳的方法要领；
7.良好的中英文书面和口头相同能力；良好的技术和剖析能力，包括对半导体制造工艺的基本了解；较强的盘算机应用能力（如微软Word、Excel等）；良好的团队相助精神 。
联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
-
TD 先进工艺研发分部经理（40/28nm）
所在：上海自贸区厂区
岗位职责：
1. 凭据公司的生产经营目标和设计效劳处的年度计划和目标，制定LVS的年度计划；2. 凭据PIE提供的design rule完成各工艺平台的LVS脚本的编写；
3. 卖力完成LVS 脚本的验证；
4. 卖力完成LVS 相关说明文档的撰写；
5. 密切配合DS其他岗位如Pcell，DRC，RC，Model等一起完成PDK的开发和验证；岗位要求：
1. 学历配景：本科或以上学历，微电子相关专业；
2. 事情经历：至少3年以上LVS设计相关事情经验；
3. 知识：
3.1 熟悉芯片设计流程，包括模拟设计和数位设计；
3.2 熟悉晶圆厂芯片制造流程和产品测试流程，进而掌握芯片的全流程；
3.3 掌握晶圆厂各部分运作和资源协调相助；
4. 专业技术：
4.1 熟练芯片设计, 及PDK 相关的EDA软件： Cadence virtuoso,PAS,Calibre,Hspice,Spectre等；
4.2 熟悉芯片sign off和 LVS质量管制；
4.3 熟悉多个项目同时计划与治理 。联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
-
TD LVS设计资深工程师
所在：上海自贸区厂区
岗位职责：
1. 凭据公司的生产经营目标和设计效劳处的年度计划和目标，制定LVS的年度计划；
2. 凭据PIE提供的design rule完成各工艺平台的LVS脚本的编写；
3. 卖力完成LVS 脚本的验证；
4. 卖力完成LVS 相关说明文档的撰写；
5. 密切配合DS其他岗位如Pcell，DRC，RC，Model等一起完成PDK的开发和验证；岗位要求：
1. 学历配景：本科或以上学历，微电子相关专业；
2. 事情经历：至少3年以上LVS设计相关事情经验；
3. 知识：
3.1 熟悉芯片设计流程，包括模拟设计和数位设计；
3.2 熟悉晶圆厂芯片制造流程和产品测试流程，进而掌握芯片的全流程；3.3 掌握晶圆厂各部分运作和资源协调相助；
4. 专业技术：
4.1 熟练芯片设计, 及PDK 相关的EDA软件： Cadence virtuoso,PAS,Calibre,Hspice,Spectre等；
4.2 熟悉芯片sign off和 LVS质量管制；4.3 熟悉多个项目同时计划与治理 。
联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
-
TD DRC设计资深工程师
所在：上海自贸区厂区
岗位职责：
1.凭据公司的生产经营目标和设计效劳处的年度计划和目标，制定DRC的年度计划
2.安排和分派资源，实时完成年度重点项目指标
3.凭据PIE提供的design rule完成各工艺平台的DRC脚本的编写
4.卖力完成DRC 脚本的验证
5.卖力完成DRC 相关说明文档的撰写 。
6.密切配合DS其他岗位如Pcell，LVS，RC，Model等一起完成PDK的开发和验证
岗位要求：
1. 学历配景：学士或以上学历，微电子相关专业
2.至少3年以上DRC设计相关事情经验
3.熟悉芯片设计流程，包括模拟设计和数位设计
3.熟悉晶圆厂芯片制造流程和产品测试流程，进而掌握芯片的全流程
4.掌握晶圆厂各部分运作和资源协调相助
5.熟练芯片设计, 及PDK 相关的EDA软件： Virtuoso, Laker, Calibre, PVS, ICV, StarRC, XRC, QRC等
6.熟悉芯片sign off和 DRC质量管制
7. 熟悉多个项目同时计划与治理
联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
-
TD PDK资深工程师
所在：上海自贸区厂区
岗位职责：
1. 凭据公司的生产经营目标和设计效劳处的年度计划和目标，制定PDK的年度计划
2. 安排和分派资源，实时完成年度重点项目指标
3. 凭据PIE提供的工艺参数完成各工艺平台的PDK文件的开发，包括XRC, startRC, QRC.
4. 卖力完成PDK 脚本的验证
5. 卖力完成PDK相关说明文档的撰写
6. 密切配合DS其他岗位如Pcell，DRC，LVS，Model等一起完成PDK的开发和验证
岗位要求：
1. 学历配景：本科或以上学历，微电子相关专业
2. 事情经历：至少5年以上相关领域的事情经验
3. 熟悉芯片设计流程，包括模拟设计和数位设计
4. 熟悉晶圆厂芯片制造流程和产品测试流程，进而掌握芯片的全流程
5. 熟练芯片设计, 及PDK 相关的EDA软件： Virtuoso, Laker, StarCXT, QRC, XRC, Calibre, ICV, PVS, Hspice, Spectre等
6. 熟悉芯片sign off和 PDK质量管制
7. 熟悉多个项目同时计划与治理，良好的相同协调技巧
联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
-
TD IP设计资深工程师
所在：上海自贸区厂区
岗位职责：
1、卖力内部IP设计及验证，包括Std.Cell, SRAM, IO, OTP/MTP等；
2、 卖力Testchip的设计及Layout事情；
3、 卖力向客户提供IP效劳支持；
4、 卖力内部IP数据包的质量一致性及版本控制，宁静控制等；
5、 在技术方面及业务方面坚持与第三方IP公司的相助，并提供须要的支持；
6、 治理第三方IP项目，确保其准时交付；
7、 卖力第三方IP数据包的质量一致性及宁静控制；
岗位要求：
1、 学历配景：本科或以上学历，微电子相关专业；
2、事情经历：
2.1 至少3年芯片设计或相关事情经验；
2.2 有模拟或数字芯片设计经验为佳；
2.3 有ADC/DAC, PLL，IO, Std, SRAM设计经验者优先考虑；
3、专业技术：
3.1熟练掌握相关EDA设计软件，如Virtuoso, HSPICE/Spectre, 熟悉数字芯片设计流程及常用设计软件，如VCS，DC, PT, ICC/Innovus等；
3.2良好英文水平及相同协调能力；
3.3 团队相助意识强 。
联系方法：
自贸区厂区
联系方法：ling_zhang@gtasemi.com.cn
联系人：张玲
-
TD TCAD 项目经理
所在：上海自贸区厂区
岗位职责：
1、跟踪业界前沿技术，对功率器件技术进行跟踪调研
2、卖力功率器件工艺平台开发，包括器件仿真、测试结构的设计、工艺计划的制定和测试结果剖析
3、 与公司相关部分相助，开发功率器件工艺平台
4、 协助研发部分剖析工艺异常问题
岗位要求：
1、 本科及以上学历，微电子、物理、质料等相关专业
2、 具备扎实的半导体物理，器件物理和半导体工艺知识，对功率器件开发流程有充分的理解
3、 熟练使用主流TCAD仿真模拟软件，能独立进行工艺和器件仿真
4、 5年以上的功率器件设计经验，至少涵盖IGBT、FRD、SGT、SiC JBS、SiC MOSFET其中一种器件，有fab事情经验更优
5、 逻辑思维能力强，具有良好的相同和团队协作能力
联系方法：
自贸区厂区
联系方法：ling_zhang@gtasemi.com.cn
联系人：张玲
-
TD 器件研发主任工程师
所在：上海自贸区厂区
岗位职责：
1、作为逻辑研发项目的项目执行人，加入公司技术路线图制定和新项目调研；
2、加入制定、执行流片计划，确定逻辑器件工艺和要害参数规格制定；
3、设计实验解决工艺异常问题，整合差别单位工艺� ？�，优化工艺流程；
4、加入器件结构的设计，相关器件特性参数的模拟、测试、剖析，优化器件性能； 5.加入建立表征器件相关参数的测试程序，剖析工艺波动对器件特性的影响；
6、给予team技术指导，提升设计团队技术能力；
任职要求：
1、电子工程师、物理、盘算机科学或质料科学领域的硕士或博士学位， 半导体，电子，电机工程配景优先；2、8年以上工艺技术开发、TCAD、SRAM/Testchip设计、开发、工艺或产品工程相关经验；3年以上逻辑器件开发经验；1年以上项目治理经验，在此期间展现良好的治理能力及完成相关项目；
3、65/55/40/28nm经验及有SRAM bitcell设计维护优先；
4、扎实的半导体工艺、器件和IC制造知识；在半导体和逻辑器件结构、工艺技术、电学特性和量测有扎实的知识；
5、在半导体器件和工艺流程，testkey设计和结构，mask data审查和DRC审查，以及潜在问题识别息争决的技术拥有高级能力；在工程晶片DOE、手动电性丈量及参数剖析，工艺和产品失效剖析中拥有高级剖析技术；
6、熟悉FMEA（失效模式及效果剖析）、DOE、SPC和TDP（技术开发程序）；熟悉芯片失效剖析、良率提升等事情中所需接纳的方法要领；
7、良好的中英文书面和口头相同能力；良好的技术和剖析能力，包括对半导体制造工艺的基本了解；较强的盘算机应用能力（如微软Word、Excel等）；良好的团队相助精神 。
联系方法：
自贸区厂区
联系方法：recruiting@gtasemi.com.cn
